Cache Controller with Enhanced Features
using Verilog HDL

Prof. V. B. Baru; Sweety Pinjani

抽象的な

Cache Controller with Enhanced Features using Verilog HDL

Prof. V. B. Baru, Sweety Pinjani

The major role of cache controller is reduction in the data transfer access time between the CPU and cache. The fact that read request is more critical compared to write request is exploited in this paper. The paper presents a novel approach to cache controllers which uses read write partitioning wherein more read lines are maintained as compared to write lines.

免責事項: この要約は人工知能ツールを使用して翻訳されており、まだレビューまたは確認されていません

ジャーナルのハイライト

エレクトロニクスにおける人工知能デジタル信号処理バイオエレクトロニクスパワーエレクトロニクスコンバータの解析ワイヤレスネットワーキング人工知能と電気工学への応用光通信制御理論と応用半導体技術基本的な電気工学衛星通信診断およびセンシングシステム負荷と電力コンバータの電気的特性と利用的特性適応型信号処理電力の品質と供給コストの経済的側面電動ドライバーとアプリケーション電子材料電気機械電磁過渡現象プログラム (EMTP) 非同期マシン

インデックス付き

Academic Keys

ResearchBible

CiteFactor

Cosmos IF

RefSeek

Hamdard University

Scholarsteer

International Innovative Journal Impact Factor (IIJIF)

International Institute of Organised Research (I2OR)

Cosmos

国際ジャーナル

エンジニアリング一般科学医学薬学

電気、電子、計測工学における先端研究の国際ジャーナル

抽象的な

Cache Controller with Enhanced Features using Verilog HDL

ジャーナルのハイライト

インデックス付き

国際ジャーナル

住所